为跟踪全球开放指令集架构前沿动态，促进我国在第五代精简指令集（RISC-V）领域技术交流与产业合作，6月8日至12日，国家工业信息安全发展研究中心团队赴意大利博洛尼亚参加2026年RISC-V欧洲峰会（RISC-V Summit Europe 2026）。

汇集了来自全球产业界、科研机构及学术界的众多代表，设有展区、海报展示、演示剧场、开发者专区等多元交流空间，全面展示了RISC-V从工业应用到学术研究的广阔创新前景，涵盖人工智能、高性能计算、嵌入式、汽车电子等重点应用领域，涉及软件生态系统、安全、工具链等技术方向。纵观本届峰会，产业发展呈现出如下趋势：

应用领域持续拓展，核心技术加速突破。AI方面，市场研究机构SHD集团在峰会发布的数据显示，RISC-V SoC在边缘AI和数据中心两大市场的规模持续攀升，边缘AI应用尤为突出。多核RISC-V Agentic SoC及超低功耗AI端侧推理应用取得突破，各类矩阵扩展方案为AI/ML框架提供统一编译抽象层，标志着RISC-V在AI加速方面进入实用阶段。

图片来源：RISC-V国际协会CEO Andrea Gallo峰会上作的主旨报告

高性能计算方面，高通发布了RISC-V服务器平台规范1.0，整合RVA23 profile、UEFI/ACPI引导和SBI接口等多项标准，为高性能RISC-V服务器提供了统一的硬件与固件契约，有效解决了系统软件碎片化问题。嵌入式方面，多家厂商展示了基于RISC-V的实时控制与边缘智能解决方案，涵盖工业控制、智能家居等低功耗、高可靠性应用场景，进一步巩固了RISC-V在嵌入式领域的传统优势地位。汽车电子方面，峰会探讨了MCU向智能分布式计算节点的演进路径，展示了符合ISO 26262的自定义指令方案。

图片来源：RISC-V国际协会CEO Andrea Gallo在峰会上作的主旨报告

软硬协同生态日益完善，RISE项目引领软件生态发展。RISE（RISC-V Software Ecosystem）项目在本届峰会上展示了多项关键进展。其中，RISC-V Runners机制可实现在GitHub上基于真实RISC-V硬件进行持续集成，无需模拟或等待队列，目前已获阿里巴巴zvec、Llama.cpp、numpy、PyTorch等超1万3千个项目被采用。RISE构建的“编译农场”已入驻7个活跃项目，每月执行数千次构建和数百万次测试，已应用于OpenJDK CI、工具链模糊测试等场景，支持JenkinsFile与GitHub/GitLab集成。

图片来源：RISC-V国际协会CEO Andrea Gallo在峰会上作的主旨报告

安全生态加速构建，创新成果集中涌现。本届峰会主旨报告系统介绍了RISC-V安全隔离机制，涵盖PMP/ePMP、特权级、虚拟化、Worlds及Supervisor Domains等可组合、可扩展的安全工具箱。峰会期间还展示了RISC-V虚拟机监控器、微架构侧信道攻击、机密计算架构CAGE-V等多项硬件安全相关前沿研究，体现了RISC-V安全生态的快速发展。

国内外企业积极拥抱RISC-V，产业生态发展动力强劲。国内方面，北京开源芯片研究院、芯来科技、奕斯伟计算、阿里巴巴达摩院、深度数智、RIOS实验室、进迭时空、兆松科技等十余家单位参会，业务覆盖RISC-V IP、AI SoC芯片、高性能计算、汽车电子、开发工具、智能终端等多个领域，充分体现了中国在RISC-V技术创新与生态建设中的深度参与。国际方面，微软与Tenstorrent正式跻身RISC-V国际协会董事会，标志着全球顶级科技企业对RISC-V战略价值的全面认可，也为RISC-V在云计算、AI加速等领域的规模化落地注入了强大动力。